(相关资料图)
集微网消息，据业界透露，三星在“2023国际VLSI研讨会”的预备展示材料显示，第二代3nm工艺的芯片比当前4nm工艺快22%，节能34%，芯片尺寸减少21%。
据韩媒pulsenews报道，此次公布的新信息意义重大，因为这是三星首次将其未来的芯片制造工艺与最初的4nm工艺进行比较。此前，该公司在将其性能与下一代技术进行比较时，以5nm工艺作为基准。三星在去年6月首次生产第一代3nm工艺时，声称与5nm工艺相比，芯片性能提高23%，芯片尺寸缩小16%。
该报道指出，业内专家谨慎地评价三星的最新成就，认为这是其技术能力的重大进步，尤其是考虑到与台积电的竞争。
近日三星半导体业务总裁兼负责人Kyung Kye-hyun在韩国科学技术院（KAIST）演讲时也提到了与台积电的竞争，他表示，“三星的4nm技术落后台积电两年，而我们的3nm技术大约落后一年。但当台积电进入2nm工艺时，情况将发生变化。客户对GAA技术很满意，几乎所有的大公司都在与我们合作。”
与此同时，Kyung Kye-hyun指出，三星也在努力提高其芯片封装技术，以保持领先于竞争对手，“随着半导体工艺小型化变得越来越困难，性能最终将通过封装来提高。”他补充说道。
（校对/王云朗）
标签：
